dor_id: 25905

506.#.#.a: Público

590.#.#.d: Cada artículo es evaluado mediante una revisión ciega única. Los revisores son externos nacionales e internacionales.

510.0.#.a: Consejo Nacional de Ciencia y Tecnología (CONACyT), Sistema Regional de Información en Línea para Revistas Científicas de América Latina, el Caribe, España y Portugal (Latindex), Scientific Electronic Library Online (SciELO), Red de Revistas Científicas de América Latina y El Caribe, España y Portugal (RedALyC), Organización de Estados Iberoamericanos (CREDI), Actualidad Iberoamericana de Chile, Red Iberomericana de Innovación y Conocimiento Científico (REDIB), Science Direct, Directory of Open Acces Journals, Indice de Revistas Latinoamericanas en Ciencias (Periódica), Bibliografía Latinoamericana (Biblat), Índice Internacional de Revistas Actualidad Iberoamericana (CIT)

561.#.#.u: https://www.ingenieria.unam.mx/

650.#.4.x: Ingenierías

336.#.#.b: article

336.#.#.3: Artículo de Investigación

336.#.#.a: Artículo

351.#.#.6: http://www.revistas.unam.mx/index.php/ingenieria/index

351.#.#.b: Ingeniería, Investigación y Tecnología

351.#.#.a: Artículos

harvesting_group: RevistasUNAM

270.1.#.p: Revistas UNAM. Dirección General de Publicaciones y Fomento Editorial, UNAM en revistas@unam.mx

590.#.#.c: Open Journal Systems (OJS)

270.#.#.d: MX

270.1.#.d: México

590.#.#.b: Concentrador

883.#.#.u: http://www.revistas.unam.mx/front/

883.#.#.a: Revistas UNAM

590.#.#.a: Coordinación de Difusión Cultural, UNAM

883.#.#.1: https://www.publicaciones.unam.mx/

883.#.#.q: Dirección General de Publicaciones y Fomento Editorial, UNAM

850.#.#.a: Universidad Nacional Autónoma de México

856.4.0.u: http://www.revistas.unam.mx/index.php/ingenieria/article/view/18569/17626

100.1.#.a: Molinar Solís, J. E.; Ponce Ponce, V. H.; García Lozano, R. Z.; Díaz Sanchez, A.; Rocha Pérez, J. M.

524.#.#.a: Molinar Solís, J. E., et al. (2010). Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante. Ingeniería Investigación y Tecnología; Vol 11, No 003, 2010. Recuperado de https://repositorio.unam.mx/contenidos/25905

245.1.0.a: Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante

502.#.#.c: Universidad Nacional Autónoma de México

561.1.#.a: Facultad de Ingeniería, UNAM

264.#.0.c: 2010

264.#.1.c: 2010-07-30

653.#.#.a: Fg-inverter; neumos; floating-gate; inversor de compuerta flotante; neumos; compuerta flotante; fg-inverter; neumos; floating-gate; inversor de compuerta flotante; neumos; compuerta flotante

506.1.#.a: La titularidad de los derechos patrimoniales de esta obra pertenece a las instituciones editoras. Su uso se rige por una licencia Creative Commons BY-NC-ND 4.0 Internacional, https://creativecommons.org/licenses/by-nc-nd/4.0/legalcode.es, fecha de asignación de la licencia 2010-07-30, para un uso diferente consultar al responsable jurídico del repositorio por medio del correo electrónico marciaglez@dirfing.unam.mx

884.#.#.k: http://www.revistas.unam.mx/index.php/ingenieria/article/view/18569

001.#.#.#: oai:ojs.phoenicis.tic.unam.mx:article/18569

041.#.7.h: spa

520.3.#.a: En este trabajo se brinda una metodología precisa para la extracción del factor de ganancia g de la compuerta flotante en inversores cmos, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor g y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas detecnología amiabn de 1.2mm, a través de la organización mosis. Los parámetros extraídos pueden ser incorporados a macromodelos en pspice para obtener simulaciones más precisas. This work provides an accurate methodology for extracting the floating-gate gain factor g, of cmos floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. with the methodology proposed in this paper, the g factor and other parasiticcapacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. This parameter plays animportant role in modern analog and mixed-signal cmos circuits, since it limits the circuit performance. theoretical and measured values using two test cells, fabricated in a standard double poly double metal cmos ami-abn process with 1.2mm design rules, were compared. The extracted parameters can be incorporated into floating-gate ps pice macromodels for obtaining accurate electrical simulation. En este trabajo se brinda una metodología precisa para la extracción del factor de ganancia g de la compuerta flotante en inversores cmos, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor g y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas detecnología amiabn de 1.2mm, a través de la organización mosis. Los parámetros extraídos pueden ser incorporados a macromodelos en pspice para obtener simulaciones más precisas. This work provides an accurate methodology for extracting the floating-gate gain factor g, of cmos floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. with the methodology proposed in this paper, the g factor and other parasiticcapacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. This parameter plays animportant role in modern analog and mixed-signal cmos circuits, since it limits the circuit performance. theoretical and measured values using two test cells, fabricated in a standard double poly double metal cmos ami-abn process with 1.2mm design rules, were compared. The extracted parameters can be incorporated into floating-gate ps pice macromodels for obtaining accurate electrical simulation.

773.1.#.t: Ingeniería Investigación y Tecnología; Vol 11, No 003 (2010)

773.1.#.o: http://www.revistas.unam.mx/index.php/ingenieria/index

046.#.#.j: 2021-08-03 00:00:00.000000

022.#.#.a: ISSN impreso: 1405-7743

310.#.#.a: Trimestral

264.#.1.b: Facultad de Ingeniería, UNAM

758.#.#.1: http://www.revistas.unam.mx/index.php/ingenieria/index

handle: 00c8ca3ce02c9fd3

harvesting_date: 2019-02-06 00:00:00.0

856.#.0.q: application/pdf

245.1.0.b: Electrical Parameters Extraction of CMOS Floating-Gate Inverters

last_modified: 2021-08-12 16:00:00

license_url: https://creativecommons.org/licenses/by-nc-nd/4.0/legalcode.es

license_type: by-nc-nd

_deleted_conflicts: 2-2e89738d809ab988d0294bcc3131d6e1

No entro en nada

No entro en nada 2

Artículo

Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante

Molinar Solís, J. E.; Ponce Ponce, V. H.; García Lozano, R. Z.; Díaz Sanchez, A.; Rocha Pérez, J. M.

Facultad de Ingeniería, UNAM, publicado en Ingeniería, Investigación y Tecnología, y cosechado de Revistas UNAM

Licencia de uso

Procedencia del contenido

Cita

Molinar Solís, J. E., et al. (2010). Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante. Ingeniería Investigación y Tecnología; Vol 11, No 003, 2010. Recuperado de https://repositorio.unam.mx/contenidos/25905

Descripción del recurso

Autor(es)
Molinar Solís, J. E.; Ponce Ponce, V. H.; García Lozano, R. Z.; Díaz Sanchez, A.; Rocha Pérez, J. M.
Tipo
Artículo de Investigación
Área del conocimiento
Ingenierías
Título
Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante
Fecha
2010-07-30
Resumen
En este trabajo se brinda una metodología precisa para la extracción del factor de ganancia g de la compuerta flotante en inversores cmos, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor g y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas detecnología amiabn de 1.2mm, a través de la organización mosis. Los parámetros extraídos pueden ser incorporados a macromodelos en pspice para obtener simulaciones más precisas. This work provides an accurate methodology for extracting the floating-gate gain factor g, of cmos floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. with the methodology proposed in this paper, the g factor and other parasiticcapacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. This parameter plays animportant role in modern analog and mixed-signal cmos circuits, since it limits the circuit performance. theoretical and measured values using two test cells, fabricated in a standard double poly double metal cmos ami-abn process with 1.2mm design rules, were compared. The extracted parameters can be incorporated into floating-gate ps pice macromodels for obtaining accurate electrical simulation. En este trabajo se brinda una metodología precisa para la extracción del factor de ganancia g de la compuerta flotante en inversores cmos, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor g y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas detecnología amiabn de 1.2mm, a través de la organización mosis. Los parámetros extraídos pueden ser incorporados a macromodelos en pspice para obtener simulaciones más precisas. This work provides an accurate methodology for extracting the floating-gate gain factor g, of cmos floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. with the methodology proposed in this paper, the g factor and other parasiticcapacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. This parameter plays animportant role in modern analog and mixed-signal cmos circuits, since it limits the circuit performance. theoretical and measured values using two test cells, fabricated in a standard double poly double metal cmos ami-abn process with 1.2mm design rules, were compared. The extracted parameters can be incorporated into floating-gate ps pice macromodels for obtaining accurate electrical simulation.
Tema
Fg-inverter; neumos; floating-gate; inversor de compuerta flotante; neumos; compuerta flotante; fg-inverter; neumos; floating-gate; inversor de compuerta flotante; neumos; compuerta flotante
Idioma
spa
ISSN
ISSN impreso: 1405-7743

Enlaces